|
[原创文章，转载请注明出处tengjingshu] 老板布置了一个任务：搞一个符合要求的DDS（直接数字频率合成），其中要求DDS存储波形的ROM地址要48位，天啊，这可是2的48次这么多个byte，FPGA有这么多空间吗？于是我就比较了一下Xilinx和Altera的FPGA逻辑资源。 （其实DDS中存储波形数据的ROM地址为没必要搞到48位，正弦波形间隔两位的数据差不了多少可以省了很多步长，加上其实只要存储1/4正弦波波形的数据既可，所以地址位可以减少到12位）。 要比较Xilinx和Altera的FPGA，就要清楚两个大厂FPGA的结构，由于各自利益，两家的FPGA结构各不相同，参数也各不相同，但可以统一到LUT(Look-Up-Table)查找表上。 关于两家FPGA的结构，可以参考： http://blog./tengjingshu/181987/message.aspx http://blog./tengjingshu/181993/message.aspx 我师姐用的是Altera的Cyclone II系列的EP Cyclone II
Spartan-3E
其中Altera的LEs和Xilnx的CLB(Slice)【其中1 Slices="1" CLB】对应于LUT的结构。 Altera 从LEs的结构可以知道 1 LEs = 1 LUT
Xilinx 下图是1 Slice的结构，从Slice的结构可以看到1 Slice = 2 LUT =4 CLB
从而可以知道Xilinx和Altera FPGA逻辑资源的对应关系： （为了统一度量衡（感觉像QSH一样），业界一般会归结到BLM（Basic Logic Module） 1 BLM＝1 LUT4（四输入查找表）＋DFF（D触发器） 1 BLM＝0.5 Slice(Xilinx)=1 LE(Altera)=2.25 Tile(Actel) 于是就可以知道Altera的Cyclone II系列的EP 加上EP
参考资料： 1. Altera Cyclone II系列手册 http://www./products/devices/cyclone2/cy2-index.jsp 2. Xilinx Spartan-3E系列手册 http://china./support/mysupport.htm#Spartan-3E 3. 【器件求助】XILINX FPGA 和 ALTERA FPGA在逻辑单元是怎么算的？ http://bbs./showtopic.aspx?id=20482 4. PLD/FPGA 结构与原理初步 http://www./advance/structures/p-term.htm 5. xilinx和Altera的fpga對比？
http://www./phpBB/viewthread.php?tid=4405&extra=page%3D1 6. 做个小调查，Xilinx的Spartan-3和Altera的MAX II，哪个用的更多？ http://forum./thread!printPreview.jspa?threadID=1200009889&start=0 7. Altera/Xilinx FPGA逻辑门计算 http://www./forum/forum/viewthread?thread=7356 8. 【EDA技术】第二章 FPGA／CPLD的结构与应用 （一） http://hi.baidu.com/zyf086/blog/item/8c0565076e7723cb7b8947a6.html 9. 【EDA技术】第二章 FPGA／CPLD的结构与应用 （二） http://hi.baidu.com/zyf086/blog/item/12d921522d3eb5080cf3e336.html |
|
|
