|
此次连载的博文的主要参考资料为：Lattice、华为、Altera等公司的静态时序参考文档。综合工具为Synplify Pro，IDE为Diamond3.9，静态时序分析工具为Lattice的TRACE。分析工具可能和Altera的TimeQuest Timing Analyzer以及Xilinx的工具有点区别，但是基本的概念和分析思想是相通的。 连载目录： 注：具体的目录可能会根据实际的情况再进行调整！ 4.1、静态时序分析的基本概念和目的 http://blog./justlxy/p/5100052113 4.2、静态时序分析中典型路径与时序优化技术介绍 http://blog./justlxy/p/5100052114 4.3、静态时序分析之——如何计算时序参数 http://blog./justlxy/p/5100052115 4.4、综合过程中的时序约束技巧（Synplify Pro篇） http://blog./justlxy/p/5100052116 4.5、Under-Constraining与Over-Constraining http://blog./justlxy/p/5100052121 4.6、静态时序分析之——如何编写有效地时序约束（一） http://blog./justlxy/p/5100052122 4.7、静态时序分析之——如何编写有效地时序约束（二） http://blog./justlxy/p/5100052123 4.8、静态时序分析之——如何编写有效地时序约束（三） http://blog./justlxy/p/5100052124 4.9、静态时序分析之——如何编写有效地时序约束（四） http://blog./justlxy/p/5100052125 4.10、静态时序分析之——如何编写有效地时序约束（五） http://blog./justlxy/p/5100052126 4.11、静态时序分析的基本流程（Lattice Diamond篇） http://blog./justlxy/p/5100052136 4.12、静态时序分析之——理解造成时序不闭合的潜在原因 4.13、静态时序分析之——Lattice FPGA架构对时序影响 4.14、静态时序分析工具介绍（Lattice Timing Analysis View篇） 说明：因为需要大量的时间整理，加上最近比较忙，所以博文的更新速度可能会比较慢。 |
|
|
