2.1 Introduction半导体存储器分类: RAM:Random Access Memories--掉电丢失 ROM:Read Only Memories--只读,出厂时写好;掉电不丢失;不可更改。 NVM:Non-Volatile Memories--电可擦除/写入,并且掉电不丢失。第一类产品为EPROM memory (Erasable Programmable Read Only Memory),由命名可知,这类产品在起初还是归为ROM,因为起初擦除很慢。而如今NVM擦除写入均很快。 flash工作原理简介: 采用浮栅技术FG(floating gate)。FG内有无电子来改变其Vt,CG加某电压来检测Ids来判断Vt的区别,从而判断FG有无电子。 高Vt:有电子,为“1”。称之为写“1” 低Vt:无电子,为“0”。擦除,即将额外电子赶出浮栅。 2.2 NAND memory2.2.1 ArrayNAND的基本组成:string、page、block。下面的两幅图是基本结构,务必熟记,尤其是右半边。 ①pages:逻辑上的页,同一条wordline上的所有cells为一个page(s)。但一个wordline根据SLC、MLC、8LC、16LC不同有不同数目的pages。 If we consider the SLC case with interleaved(插入) architecture (Chap. 8), even and odd cells form two different pages. For example, a SLC device with 4 kB page has a wordline of 65,536 (2^16) cells. 关键可能在于even和odd cells 4*1024*8*2(odd and even)2^16 ②flash block:拥有同一组wordline的NAND string,构成一个block,可擦除的最小单位。(可看后面的erase后再理解这句话) ③NAND String:所有的cell是串联连接,32 or 64个。图中所示,为64个cells。 ④注意string两头的两个晶体管:MDL、MSL管。 MDL:用于选通连接Bitline线 MSL:用于选通连接Source Line线 DSL:D-select line; SSL:S-Select line; WL<xx>:word line xx,control gate NAND Flash memory floor plan:NAND flash 框架图 ①Plan:Memory Array分成数个plan,图示为2个--plan0/1. ②Row Decoder :位于plans之间,用于wordline译码。 ③Sense Amp :All the bitlines are connected to sense amplifiers 。数个bitline对应一个Sense Amp。(可看完后面的read后再理解) ④peripheral circuit:charge pumps and voltage regulators (Chap. 11), logic circuits (Chap. 6), and redundancy structures 。 ⑤PAD:与external world 交互。 文章来源 -- 《Inside NAND Flash Memories 中文版》
|
|
来自: Long_龙1993 > 《3D NAND》