分享

Physical Verification 介绍——PERC(2)

 mzsm 2022-06-22 发布于湖北

5本公众号【读芯树:duxinshu_PD】主要介绍数字集成电路物理设计相关知识,才疏学浅,如有错误,欢迎指正交流学习。

是集成电路物理设计的第六个系列【Physical Verification】的第十二篇文章,本篇文章主要介绍PERC相关内容

01

什么是PERC?

02


Topology Checker

  • Primary ESD Definition (N1) : Drain 之间连接IO PAD (中间没有电阻), source和bulk连接ground,gate端的连接没有要求,如果有多个MOS连接相同的IO net,则需要计算所有MOS的宽度之和。

    图片

  • Primary ESD Definition (D1+D2): HIA diode器件,如果有多个Diode器件连接相同的IO net,则需要计算所有Diode的周长和。

图片

  • ESD Resistor: resistance calculation

    使用SPICE Model (TT corner, 25C, Vtypical)计算电阻阻值

    图片

    ESD电阻识别:ESD电阻器件,电阻的两端连接PAD和MOS的Gate端,电阻可以串联或并联。

    图片

  • Secondary ESD Device:

    图片

  • Power Clamp: PMOS (Pcs) 的source和bulk连接相同的Power Net,drain连接Ground Net上;NMOS (Ncs) 的source和bulk连接相同的Ground Net,drain连接Power Net上。PMOS/NMOS的gate不直接连接Power/Ground Net上,一般通过ESD触发探测电路连接。

    图片

  • Back to Back Diode: 在不同的VSS之间需要插入bypass discharge cells 以避免电路内部间的ESD损伤。

    图片

  • Cross Domain: PERC探测MOS的source/drain的power/ground信息,并标记为path1 and path2。

    如下图所以,如果只有Active Clamp1或者Active Clamp2,则必须增加RESD和dual Diode;如果不仅有Active Clamp1还有Active Clamp2,则不用增加RESD和dual Diode。

    图片

    图片

    图片

03


Layout (LDL) Checker

  • Parasitic NPN/PNP ESD spacing rules: single stage snnapback NMOS IOPAD to the any other signal PAD.

    图片

  • OD injector: Any active OD directly connected to I/O PAD.

    图片

04


Current Density Checker

  • Primary Path: (D1 D2 N1)

    Total current injecting from source side is large.

    Checking backend layer connected between IO pad and primary ESD device.

    Checking path stopped before ESD resistor.

  • Secondary Path: (RESD D3 D4 N4)

    Total current injecting from source side is small.

    Checking current density from ESD resistor (RESD) to secondary ESD device.

    Includes ESD resistor and backend layer.

图片

  • Full Path CD Check (default): 

    I/O Pad to Power/Ground Pad through promary ESD device.

    RESD to Power/Ground Pad through secondary ESD device.

    Power Pad to Ground Pad through Power Clamp.

    Two Ground Pads through B2B diode connection.

    图片

  • Basic Path CD Check: (by disable CHECK_FULL_PATH_CD)

    I/O Pad to primary ESD device
    RESD to secondary ESD device
    图片
  • Full Path CD checks可以用于Cell/IP或者小的芯片的检查,对于大芯片可能会出现runtime的问题,可以使用Basic Path CD checks进行检查。

05


P2P Checker

  • P2P Checker: Point to Point Resistance Checker

  • 检查从IO pad到最近的Power Clamp的Power Bus Line上的电阻 (R1 + R2 + R4)

  • 检查从IO pad到最近的Power Clamp的Ground Bus Line上的电阻 (R1 + R5 + R6)

  • 检查从Power Pad到最近的Ground Pad的电阻(R3 + R4 + R6 + R7)

  • 检查二级ESD Diode到Power Clamp的电阻(R2' / R5')

    图片

  • 检查LUP pick-up ring到最近的Power/Ground Pad的电阻。

    图片

  • P2P Check Flow

    图片

06


CNOD Checker

  • CNOD Checker:检查P/N type的MPODE的关断连接是否正确(PMPODE的gate和bulk连接VDD; NMPODE的gate和bulk连接VSS)

    图片

calibre -perc -hier -tyrbo -hyper perc.top###perc.topLAYOUT SYSTEM GDSIILAYOUT PATH 'design.gds.gz'LAYOUT PRIMARY designPERC NETLIST LAYOUTTEST DEPTH 0PORT DEPTH 0PERC REPORT 'perc.rpt'PERC REPORT MAXIMUM ALLPERC REPORT PLACEMENT LIST MAXIMUM ALLPERC REPORT OPTION NO_NET_TYPE NO_DEVICE_PINDFM DATABASE 'dfmdb' OVERWRITE REVISIONS [ALL]DRC ICSTATION YESLVS EXECUTE ERC NOLAYOUT PROCESS BOX RECORD YESLAYOUT INPUT EXECPTION SEVERITY TESTSTRING_ASTRING 1LAYOUT INPUT EXECPTION SEVERITY MISSING_REFERENCE 1LVS SPICE SCALE X PARAMETERS YESINCLUDE './perc.lvs'INCLUDE './perc.rules'


07


参考文献

Calibre PERC User GuideFoundary Documentation

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多