File 介绍——CDL&spi File

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第三个系列【File】的第八篇文章，本篇文章主要介绍CDL&spi File相关内容：

1，什么是CDL File?

• CDL = Circuit Description Language

• CDL是netlist的一种形式，用于描述电路结构。

• CDL一般用于电路仿真或者版图原理图一致性检查（LVS）。

• CDL语法类似于SPICE netlist，但又有些扩展。
  

2，CDL File举例介绍 

• Standard Cell CDL

• Block CDL

3，spi File举例介绍

• spi = LVS netlist in CDL format
  

• standard Cell spi

• Block spi

  
  

4，verilog to cdl cmd

• calibre cmd:

  >bsub -Is v2lvs -v ./design.lvs.vg.gz -o ./design.cdl -log ./log/design_v2lvs.log
  >sed -i '/^\.GLOBAL/d' ./design.cdl        #delete the .GLOBAL of cdl file

5，参考文献

1，calibre user guide