|
一、任务 设计并实现李萨如（Lissajous）图形演示装置，如图所示。输入正弦信号作为x轴信号，其峰峰值2V，频率1.5kHz~2kHz；对输入的正弦信号进行幅度和频率变换后产生y轴信号；装置显示器上显示对应的李萨如图形。
二、要求 （1）y轴与x轴信号频率倍数1~5倍程控可调，1倍步进；频率误差绝对值不大于100Hz。 （2）y轴信号峰峰值1V、2V、3V程控可选，幅度误差绝对值不大于0.1V。 （3）y轴正弦信号可转换为相应的三角波信号。 （4）装置可测量并显示y轴与x轴信号初始相位差（参见图中φ），测量误差绝对值不大于5°。 （5）装置显示器上显示李萨如（Lissajous）图形。 （6）其他。 三、说明 （1）装置内“信号变换”部分，不允许使用数字信号处理方法（测试时将核查）。建议：频率控制使用锁相环+计数器实现；幅度控制可使用数字电位器、模拟开关、场效应管可变电阻等控制运放增益。 （2）装置需提供唯一的y信号输出测量接口。 附注 比赛时规定器件清单，包含： 运放，LM324，2个； 比较器，LM339，1个； 模拟开关，CD4052（双4选1）、CD4053（三独立2选1），各1个； 锁相环，CD4046，1个； 计数器，74HC161，1个； 门电路，74HC00（4与非门）、74HC08（4与门）、74HC32（4或门）、74HC20（双4输入与非门），各1个； NMOS晶体管，IRF540，1个； 数字电位器，TPL0401A，1个。 题目分析与方案设计 这个题目的主要工作分为模拟与数字两个大块。模拟部分是题图中的“信号变换”，题目明确规定不准用数字信号处理的方法。下面的分析与设计也主要针对此部分电路进行。 这部分的主要任务是：对输入的正弦信号（频率1.5kHz~2kHz，峰峰值2V）作倍频变换，倍数1~5倍程控可调，1倍步进，频率误差不大于100Hz。要求倍频后的信号为正弦波或三角波，峰峰值1V、2V、3V程控可选，幅度误差绝对值不大于0.1V。 可以分为三个模块：倍频信号发生器模块、波形变换模块和波形放大模块。 一、倍频信号发生器模块。该模块通过锁相环与计数器完成，电路如下。
考虑到输入信号为一个峰峰值2V的正弦波，但是没有指定其偏置电平，可能无法驱动CMOS电路，所以用比较器LM339构建一个整形电路。该整形电路用4个10k电阻将静态电平设置为VDD/2，用输入端电容隔离信号源的直流电平，构成过零比较器。10k电阻与220k正反馈电阻构成一个滞回电压，可以避免由于输入信号噪声引起的毛刺输出。该输出同时也是X轴测相信号。 74HC161与74HC00构成分频电路。当控制信号“多倍/1倍”为逻辑1时，VCO的输出信号送到HC161计数，计数到15时RCO端输出一个高电平脉冲，该脉冲作为锁相环的反馈信号送往鉴相器（由于HC161的鉴相器2是一个边沿触发的鉴相器，所以该脉冲的极性与占空比对锁相环的工作状态均没有影响）。另外该脉冲反相后成为HC161的同步置数信号，下一个计数脉冲HC161将被置数。令预置数等于16-n，则该计数器每n个计数输出一个RCO脉冲，即完成了n分频。该预置数的D3始终为1，D2~D0等于110时为2分频，等于101时为3分频，等于100时为4分频，等于011时为5分频。 由于HC161的预置数不能等于15（否则RCO始终为1），所以该计数器无法完成1分频。为此用HC00构成一个二选一电路。当分频系数等于1时，将控制信号“多倍/1倍”置为逻辑0，则VCO的输出信号直接反馈到锁相环的鉴相器输入。 锁相环CD4046的设计过程如下： 1、VCO的设计要求是其频率范围能够满足题目要求的最低频率1.5kHz到最高频率10kHz。 根据数据手册选择合适的定时电容CT与定时电阻RT1、RT2，大致取值为CT=1~10nF、RT1=10kΩ、RT2=100 kΩ。由于各生产厂商的芯片可能存在差异，按照手册完成设计后应该手动输入VC（引脚9）1V~4V，验证振荡频率范围是否满足。若不满足可调节两个电阻，RT1影响频率范围大小，RT2影响整个频率范围（整个压控频率特性曲线）的高低。 2、环路滤波器的设计。 为了降低输出信号的相位抖动，锁相环的自然频率应远低于输入鉴相器的参考信号频率。本题中最低参考频率为1.5kHz，所以大致可选
为了锁相环有足够的稳定度，阻尼因子ζ可选取0.7~1.0。 采用如图的超前滞后环路滤波器后，锁相环电路的自然频率、阻尼系数与元件参数的关系如下：
其中PFD的增益
VCO的增益
在本题中ΔfVCO大致上是8.5kHz（1.5kHz~10kHz），ΔVVCO大致上是3V（1V~4V），所以Ko≈18000。n取反馈回路的最低分频系数1。将这些参数以及w0=1000、ζ=0.7代入，取C=0.1μF，可得R1=56kΩ、R2=15kΩ。 二、波形变换模块。 CD4046的输出为方波，通过低通有源滤波器将方波转换为正弦波，通过积分电路将方波转换为三角波。由于题目给定的器件数量有限（一共只有8个运放、2个模拟开关），而频率范围分为5个波段，所以要统筹安排这些电路。 如果采用1个低通滤波器，通过改变元件参数方式改变波段，则至少需要2个5选1模拟开关（为了达到足够的谐波衰减，至少需要2阶有源滤波器，改变截止频率需要改变2个电容）。但是竞赛仅提供一片双4选1与一片三独立2选1的模拟开关，采用这个方案则基本上将模拟开关全部用完了，那样就无法完成三角波的产生（积分电路也需要用模拟开关改变其元件参数）。 若采用5个滤波器对应不同的波段，需要5个运放，但是只需要一个5选1模拟开关，可以用二分之一CD4052与三分之一CD4053实现，剩下的CD4052与CD4053可用于三角波发生器等。下图就是这个方案的电路结构。
下面讨论一些设计细节，先讨论滤波器。 方波含有奇次谐波。在输入频率1.5kHz~2kHz波段内，最高基波为2kHz，最低三次谐波为4.5kHz，这两个频率之比为4.5/2=2.25。其他所有波段也都一样。若将截止频率设计为等于该波段的高端频率，则二阶滤波器对于三次谐波的衰减约为14dB（0.2），三阶滤波器约为20dB（0.1）。由于方波中三次谐波与基波之比为1/3，所以二阶滤波器输出中三次谐波成分大约占6.6%，三阶滤波器输出中的三次谐波成分大约占3.3%。显然设计成三阶滤波器则滤波特性更优。 用一个运放构成二阶低通滤波器是一个常规的做法，有许多辅助设计软件可以使用，此处从略。 下面给出带内波动0.5dB的3阶切比雪夫型低通滤波器电路（切比雪夫型的过渡带特性比巴特沃斯型略优）与设计公式。 这个电路中令三个电阻均等于一个合适的电阻值R（注意每个滤波器可以选择不同的R，从而方便电容的选取），三个电容值分别为
最后是这些滤波器的供电问题。 滤波器的输入信号来自锁相环CD4046的输出，幅度接近5V。由于此滤波器的低频增益为0dB，方波中基频幅度为方波幅度的4/π即大约1.27倍，所以其输出电压峰峰值大约是6.4V。LM324的输出电压低电平可以接近其负电源电压，但是输出高电平大约比其正电源电压低1.5V，所以此运放的总电源电压应该大于8V。题目并未规定电源，故可以采用±5V的分裂电源供电。为了使得CD4046的输出电平与此匹配，电路中采用阻容耦合方式引入方波信号。 注意后续的模拟开关（CD4052与CD4053）也都采用±5V的分裂电源供电（VEE接-5V）。 下面讨论积分器。 该积分器固定积分电容，通过模拟开关切换每个波段的积分电阻。输入的方波电压为±2.5V，输出电压
当Δt等于输入信号的周期的一半时得到输出三角波电压的峰峰值。为了后续的放大模块设计方便，可将此峰峰值设计得与正弦输出的峰峰值相同即6.4V左右，据此可确定每个波段的RC值。例如取C=1nF，则对于2kHz波段，R=100kΩ。 在积分电容上并联的电阻是为了避免由于运放的输入失调引起的输出直流飘移导致积分饱和。该电阻会影响输出三角波的线性，所以在满足输出不会积分饱和的条件下应该尽可能大一些（远大于积分电阻）。 三、波形放大模块。 题目要求输出信号的峰峰值为1V、2V、3V程控可选，幅度误差绝对值不大于0.1V。另外，由于有源滤波器在通带内的幅频特性不是完全平坦的，积分器对于不同频率信号的积分结果也是不同的，所以在同一个波段内，频率低端的输出与频率高端的输出也是不同的。所以波形放大模块必须具有调节输出电压的能力。 主办方提供的调节器件是数字电位器TPL0401A，该器件的工作电压为+5V，允许输入电压范围为0~5V。所以必须在放大模块中将峰峰值约为6.4V（±3.2V）的信号通过衰减、平移，使得它满足TPL0401A的输入信号要求。下图电路中，由于TPL0401A的总电阻为10kΩ，所以H点的直流电位约为+2.5V。输入信号通过隔直电容与衰减电阻后，在H点的信号峰峰值大约是3.2V，即在+2.5V上下摆动1.6V，满足了TPL0401A的输入电平要求。考虑到波段内信号的幅度变化，这里留了大约50%的裕量。这个电路在调节信号幅度的时候会同时改变输出信号的平均直流电平，图中运放输入端的隔直电容与两个分压电阻用以固定运放的直流电平为+2.5V。
为了达到题目对于输出信号幅度的要求，控制软件必须具有AGC功能，即MCU读出Y轴信号的峰峰值，判断此值是否在题目要求的范围内，并据此调节数字电位器。 为了测量Y轴信号的相位，将输出信号通过一个比较器得到其过零信号。此信号与前面倍频模块中的X轴过零信号一同送往MCU，测量两个信号的时间差就可以得到其相位关系。 |
|
|
